реферат, рефераты скачать Информационно-образоательный портал
Рефераты, курсовые, дипломы, научные работы,
реферат, рефераты скачать
реферат, рефераты скачать
МЕНЮ|
реферат, рефераты скачать
поиск
Методы уменьшения шумов и повышения помехоустойчивости электронных устройств

Методы уменьшения шумов и повышения помехоустойчивости электронных устройств

ВВЕДЕНИЕ

Универсальные приборы,эквивалентные по значению транзистору,которые

создаются на тонких кремниевых пластинках СБИС,в настоящее время так

миниатюрны и дешевы,что чрезвычайно большое число процессоров может быть

объединено в единую сеть.В 1978г. 100.000 элементов было успешно

интегрировано в ЗУ объемом 64Кбит.В 1981г. фирма Hewlett-Packard объявила

о создании микропроцессорного кристалла,содержащего 450.000 элементов.

Следовательно,многопроцессорные компьютеры "среднего класса" с числом

кристаллов от нескольких тысяч и до нескольких миллионов скоро станут

рельностью. Т.е.

отдельный компьютер может содержать 10[pic] х 10[pic] =10[pic]

элементов.

Такие микропроцессорные системы могут быть очень успешно использованы

для решения проблем,примером которых является моделирование в трех

измерениях атмосферных масс для прогноза погоды,моделирование трехмерных

зон земной коры,моделирование обширных сетей нейронов,составляющих мозг

человека,и очень большой набор преобразований,необходимых для восприятия

сложного поведения пространственных объектов.

Для таких компьютеров обработка изображений и восприятие образов станут

основными областями применения,т.к. они выдвигают прроблемы обработки

информации,решение которых требует очень больших и быстродействующих

компьютеров с высоким паралелизмом.

Действительно,как показывают исследования,основные вычислительные

процедуры при решении большинства задач обработки сигналов в реальном

масштабе времени могут быть сведены к набору операций над

матрицами.Широкие исследования в области вычислительных методов линейной

алгебры привели к созданию устойчивых пакетов программ для выполнения этих

операций с помощью однопроцессорных компьютеров последовательного

действия.Для обеспечения выполнения большинства алгоритмов в реальном

масштабе времени требуется на порядок увеличить скорость

вычислений.Несмотря на достижения в технологии цифровых интегральных

схем(ИС),нельзя просто рассчитывать на дальнейшие успехи в производстве

быстродействующих элементов вычислительных устройств, и увеличение на

несколько порядков производительности процессора для обработки в реальном

масштабе времени должно осуществляться эффективным использованием

параллелизма при вычислениях.

Самым непосредственным способом реализации параллельной обработки

сигналов является простое присоединение ряда процессоров к общей шине.

Действительно,большинство современных серийных микропроцессорных

комплектов отличается такой мультипроцессорностью.К этой мысли пришли не

сразу.На идею о целесообразности использования структуры из повторяющихся

модулей навела высокая стоимость разработки проекта высокопараллельного

СБИС-процессора.

В духе этих тенденций развитие архитектуры микропроцессорных систем

сводится к построению многопроцессорных систем различных типов и

разрешению попутно появляющихся задач.

Мы остановимся на основных направлениях развития многопроцессорных

систем и на проблеме взаимодействия процессоров с магистралями(затронем

историю развития модульных систем из магистрально-модульных).

Традиционные однопроцессорные последовательные ЭВМ и многопроцессорные

сети.

Обычная "последовательная универсальная ЭВМ" строится,как

правило,посредством подключения быстродействующей памяти к единственному

центральному процессору(ЦП),который выбирает команды из памяти,декодирует

каждую из них,выбирает данные(в соответствии с предписанием в

команде),хранящиеся в указанных ячейках памяти,выполняет указанные операции

и запоминает результаты в предписанных ячейках .Кроме того,к системе

должны быть подключены устройства ввода и вывода.

ЦП рис.1. Вариант представления такой системы:

ВВОД->R->ВЫВОД ЗУ подключено к ЦП(содержащему и

ПАМЯТЬ процессор,и контроллер);они,в свою

очередь,связаны с устройствами

ввода

и вывода

(часто через регистры R).

Конвейерные системы компьютеров(или процессоров).

Каждый процессор в такой системе многократно выполняет одну и ту же

команду над последовательностью данных,проходящих через систему.Это

значит,что если одна и та же последовательность команд должна выполняться

над большим числом различных блоков данных,может быть построена конвейерная

система длиной во всю последовательность команд и данные могут быть

пропущены через процессоры системы П1-ПN

рис.2. Конвейер из N процессоров,через которые проходят данные.

Устройство->П1->П2->П3->...->ПN-> Устройство

ввода вывода

В такте 1 процессор П1 будет выполнять первую команду над первым блоком

данных.В такте 2 процессор П2 будет выполнять вторую команду над первым

блоком данных,а П1-первую команду над вторым блоком данных,и т.д.

Если в конвйере имеется N процессоров,программа будет выполняться

приблизительно в d*N раз быстрее,чем в однопроцессорной ЭВМ(d-

коэффициент,учитывающий,что нет необходимости в выборке и декодировании

следующей команды,поскольку каждый процессор осуществляет выборку один

раз,а затем многократно повторяет выполнение одной и той же команды).

Наиболее высокопроизводительные из современных "супер-ЭВМ",например,Cray-

1 и CDC-255 фирмы Seymour Cray содержат подобные конвейеры из примерно

десятка очень мощных и дорогостоящих процессоров для выполнения векторных

операций над массивами данных.

Наиболее мощный из построенных к концу 90х г.г. конвейеров-конвейер

многопроцессорной системы CytoComputer,специализированный на выполнение

операций обработки изображений.Каждый из процессоров машины CytoComputer

гораздо проще и меньше,чем в ЭВМ Cray-1,но

их общее число-113.

Используя новые кристаллы СБИС(один процессор в кристалле),проектируемые

на будущее системы планируется построить из еще большего числа

процессоров,которые могут быть объединены в конвейеры(теоретически

произвольной длины).

Матричные структуры из очень большого числа простых процессоров.

В 80е г.г. были построены 3 очень большие двумерные системы.В их число

входят:

-распределенный матричный процессор DAP(distributed array processor)

размером 64Х64,спроектированный

фирмой ICL.

-сотовый логический процессор изображений

CLIP-4(cellular logic image processor)размером96Х96,

разработанный в лондонском университетском колледже,

-и большой параллельный процессор MPP(massively parallel

processor)размером 128Х128,спроектированный фирмами

GoodYear-Aerospace и NASA Goddard.

В этих системах каждый из тысяч процессоров выполняет одну и ту же команду

над различными потоками данных.Данные,которые необходимо обработать,и объем

которых в идеале соответствует размерам матрицы процессоров,вводятся в

систему таким образом,что каждый из процессоров имеет в собственной памяти

одно подмножество таких данных,например,

один элемент растра.

Затем каждый из процессоров обрабатывает данные,хранящиеся в собственной

памяти,а также данные его ближайших соседей.

рис.3.Матричные структуры ЭВМ.

а) П-П-П-П-П-П-П-П Двумерная матрица из 8Х8 процессоров.

П-П-П-П-П-П-П-П Каждый процессор соединен с 4мя соседними по

П-П-П-П-П-П-П-П горизонтали и вертикали(в других структурах

П-П-П-П-П-П-П-П процессоры могут быть соединены в четверки по

П-П-П-П-П-П-П-П диагоналям или каждый процессор может быть

П-П-П-П-П-П-П-П соединен с 6ю соседними).Каждый процессор

П-П-П-П-П-П-П-П непосредственно связан с общей памятью(на

П-П-П-П-П-П-П-

П рисунке не показано),а также по изображенным

линиям связи с памятью 4х соседних.

б) П-П-П-П-П-П-П-П Матрица из 1Х8 процессоров,каждый из

Ввод->R-R-R-R-R-R-R-R->Вывод которых соединен с собственной

М М М М М М М М памятью М,а также(через регистры R)с

вводом и

выводом(иначе это можно

рассматривать как вид на приведенную выше структуру 8Х8 с одной

стороны,показывающий,что каждый из процессоров(П) одномерной матрицы 1Х8

двумерной структуры размером 8Х8 соединяется с собственной памятью М и

вводом-выводом через регистры).

Такие большие матричные системы возможны только благодаря тому,чтокаждый

процессор выполнен настолько простым,насколько это возможно,и все они

выполняют одну и ту же команду(т.е.необходим только один контроллер).При

использовании СБИС-технологий будущего такие параллельные матричные системы

будут становиться все более привлекательными из-за простоты и высокой

повторяемости их модульной структуры.

Вариации более общих структур сетей.

Из-за ограниченных возможностей матриц,вызванных в основном соображениями

стоимости(одноразрядные процессоры,единый контроллер и связи только с

соседними процессорами) предпочтительно иметь дело с сетями(процессоров)

других видов.Было разработано много типов сетей,включая кольцевые,n-

кубические,решетчатые,звездные,"снежинка",

чечевицеобразные,древовидные,х-древовидные,пирамидальные и множество

структур,описываемых другими графами.В нашем случае граф-просто отображение

набора подсистем, объединенных в единый мультипроцессор;инода узлами графа

являются отдельные процессоры или память,а не полные ЭВМ.

Однако таких систем в действительности было построено очень мало и только

2 из них с числом процессоров больше 50:Cm и Genoa machine.Число вариантов

построения практически бесконечно,поскольку они включают все мыслимые

способы соединения все возрастающего по мере совершенствования и

удешевления технологии числа процессорных элементов.

Среди наиболее привлекательных сетей выделяются те, структура

которых отражает выполняемый алгоритм.Наиболее интересными примерами таких

структур являются древовидные и матрицы изменяемой конфигурации из обычных

ЭВМ.

Деревья имеют хорошую структуру для большого числа задач,в которых

информация сортируется,сравнивается или каким-либо образом уплотняется и

реорганизуется,а также где она запоминается,извлекается или

передается.Матрицы имеют хорошую структуру для локальной передачи

информации.

Наилучшими считаются пирамидальные многопроцессорные системы,поскольку

они очень эффективны не только при параллельной локальной обработке,но и

при глобальных передачах и преобразованиях информации.

Архитектура проблемно-ориентированных систем для преобразования потоков

данных.

В многопроцессорной сети наилучшим образом можно разместить проблемно-

ориентированный алгоритм-операции организуются как на сборочном конвейере,а

информация продвигается также как бы через конвейер.Это дает поток

данных(типа транспортного) о двумерном изображении,и этот поток проходит по

трехмерной структуре.

Большие двумерные образы прекрасно размещаются в больших матричных

структурах,и большие матричные многопоцессорные системы способны очень

эффективно производить последовательности операций по обработке поэтапно

преобразуемого изображения.

Пирамидальные процессоры в дополнение к этому позволяют

программисту свертывать и сжимать запоминаемую информацию о преобразованном

изображении,когда необходимо сократить объем этих данных.Представляется

также,что пирамидальные процессоры потенциально должны обеспечивать

чрезвычайно высокую мощность при обработке потоков изображений в реальном

масштабе времени благодаря конвейерной организации обработки таких

двумерных изображений при сложной последовательности операций поэтапно

нарастающей глобальности,выполняемых в различных слоях трехмерной пирамиды.

Соответствие матричных и пирамидальных процессоров технологии СБИС.

Процессоры,используемые в матричных и пирамидальных системах,обычно

стремятся сохранить максимально простыми. Почти во всех вариантах систем

использовались одноразрядные процессоры с числом вентилей от 100 до 800.

Причиной этого является то,что для достижения хотя бы четырехкратного

увеличения скорости и вычислительной мощности обработки благодаря

последовательному наращиванию параллельно работающих процессоров

разработчики систем выбирали наиболее простые из возможных одноразрядные

процессоры,обеспечивая выполнение К одноразрядных операций для обработки

К-разрядных чисел или строк.

По-видимому,объем памяти,необходимый каждому процессору, является функцией

от общего объема памяти,необходимого для обработки изображений или других

наборов данных,поступающих в систему.Поэтому каждый процессор нуждается в

памяти относительно небольшого объема (реализованные системы снабжены

памятью от 32 до 4096 бит на процессор).

Процессоры объединяются в высокорегулярную микромодульную систему,которая

является одной из наиболее пригодных для реализации в виде СБИС при высокой

плотности упаковки.

В настоящее время в одном кристалле СБИС выпускается по 4,8 и более таких

одноразрядных процессоров.Впоследствии должно стать возможным производство

в одном кристалле сотен и даже тысяч процессоров с собственной памятью для

каждого.Это резко контрастирует с реализацией в СБИС обычных

однопроцессорных систем,для которых(даже при возможности упаковки одного

или нескольких процессоров на одном кристалле)останется необходимым наличие

нескольких кристаллов для работы с несколькими миллионами байт

быстродействующей памяти каждого из процессоров.

Многопроцессорные матричные и пирамидальные системы из 1024 и более

процессоров можно будет построить на основе матрицы размером 16Х16,т.е.

всего из 256 кристаллов,в каждом из которых содержится матрица размером

64Х64 из 4096

400-элементных процессоров с памятью объемом 512 бит.Такая матрица или

пирамида,основанием которой была бы матрица,

содержащая не более одной трети числа процессоров в основании,может быть

реализована на достаточно небольшом числе кристаллов со степенью

интеграции 10, упакованных на одной пластине.Высокорегулярная

микромодульная матричная или пирамидальная структура наиболее

привлекательна для изготовления отказоустойчивой СБИС с интеграцией на

уровне пластины.

Модульные многопроцессорные информационно-измерительные системы.

В 60х г.г.развитие вычислительной техники привело к необходимости

стандартизировать не только размеры модулей,но и каналы связи между

ним.Это было сделано к 1969г.,когда опубликовали европейский стандарт EUR-

6100 на модульную систему КАМАК(CAMAC),разработанную ядерными

электронщиками ведущих европейских институтов для оснащения сложных

экспериментов,например,на ускорителях атомных частиц.Одно из прочтений

слова CAMAC-Computer Applications for Measurements and Control-применение

компьютеров для измерения и управления.

В электронной системе модулем является печатная плата с узкой передней

панелью и плоским многоконтактным разъемом на противоположной стороне

платы.Модули вставляют в каркас с направляющими,в которых скользит

плата.Задняя стенка каркаса выполнена в виде платы с ответными частями

разъемов,которые соединены печатными или навесными проводниками,образующими

электрические магистрали для передачи кодированной информации.По специально

назначенным проводникам в модули подается электрическое питание.

Все присоединительные размеры модулей и каркасов строго

стандартизованы.Определены длительности и амплитуды электрических

сигналов,а также напряжения питания модулей.Впервые в международной

практике были стандартизованы не только размеры,но и логический протокол-

правила передачи информации по линиям магистрали.

В дорогостоящей магистрали КАМАК линии были использованы весьма

нерационально:24 линии для чтения,5-для передачи команд и только 4 линии

были определены для передач всего-навсего 16ти адресов в модуле.Все линии

начинались в крейт-контроллере-крайнем правом модуле,который служил для

связи магистали каркаса-крейта с внешним мини-компьютером,

работающим в ином логическом протоколе ("crate" по-английски означает

плоский ящик с отделениями,например,ящик стекольщика).Налево в магистраль

Страницы: 1, 2, 3



© 2003-2013
Рефераты бесплатно, рефераты литература, курсовые работы, реферат, доклады, рефераты медицина, рефераты на тему, сочинения, реферат бесплатно, рефераты авиация, курсовые, рефераты биология, большая бибилиотека рефератов, дипломы, научные работы, рефераты право, рефераты, рефераты скачать, рефераты психология, рефераты математика, рефераты кулинария, рефераты логистика, рефераты анатомия, рефераты маркетинг, рефераты релиния, рефераты социология, рефераты менеджемент.