реферат, рефераты скачать Информационно-образоательный портал
Рефераты, курсовые, дипломы, научные работы,
реферат, рефераты скачать
реферат, рефераты скачать
МЕНЮ|
реферат, рефераты скачать
поиск
AVR микроконтроллер AT90S2333 фирмы Atmel

Бит 7 - RXC - прием завершен. Этот бит устанавливается в 1 когда принятый

символ переписывается из сдвигового регистра приемника в регистр UDR. Бит

устанавливается независимо от обнаружения ошибки кадра. Если установлен бит

RXCIE в регистре UCR, при установке бита выполняется прерывание по

завершению приема символа. RXC сбрасывается при чтении UDR. При

использовании приема данных по прерыванию, обработчик прерывания должен

читать регистр UDR для сброса RXC, иначе при выходе из прерывания оно

будет вызвано снова.

Бит 6 - TXC - передача завершена. Этот бит устанавливается в 1 если символ

из сдвигового регистра передатчика (включая стоповый бит) передан, а в

регистр UDR не были записаны новые данные. Этот флаг особенно полезен при

полудуплексной связи, когда предающее устройство должно перейти в режим

приема и освободить линию связи сразу по окончанию передачи. Если

установлен бит TXIE в регистре UCR, при установке TXC выполняется

прерывания по окончанию передачи. TXC сбрасывается аппаратно при выполнении

соответствующего вектора прерывания. Кроме того, бит можно сбросить записав

в него 1.

Бит 5 - UDRE - регистр данных UART пуст. Этот бит устанавливается в 1 когда

данные, записанные в UDR переписываются в регистр сдвига передатчика.

Установка этого бита означает, что передатчик готов принять следующий

символ для передачи. Если установлен бит UDRIE в регистре UCR, при

установке этого бита выполняется прерывание окончания передачи. Бит UDRE

сбрасывается при записи регистра UDR. При использовании передачи

управляемой прерыванием, подпрограмма обслуживания прерывания должна

записывать UDR, чтобы сбросить бит UDRE, иначе при выходе из прерывания

оно будет вызвано снова. При сбросе этот бит устанавливается в 1, чтобы

проиндицировать готовность передатчика.

Бит 4 - FE - ошибка кадра. Этот бит устанавливается при обнаружении условия

ошибки кадра, т.е. если стоповый бит принятого байта равен 0. Бит FE

сбрасывается при приеме единичного стопового бита.

Бит 3 - OR - переполнение. Этот бит устанавливается при обнаружении условия

переполнения, т.е. когда символ из регистра UDR не был прочитан до того,

как заполнился сдвиговый регистр приемника. Этот бит буферирован, т.е.

остается установленным до тех пор, пока из регистра UDR не будут прочитаны

правильные данные. Бит OR сбрасывается когда принятые данные переписываются

в UDR.

Биты 2..1 - зарезервированы. В AT90S2333/4433 эти биты зарезервированы и

всегда читаются как 0.

Бит 0 - MPCM - режим мультипроцессорного обмена. Этот бит используется для

перехода в режим мультипроцессорного обмена. Этот бит устанавливается когда

ведомый процессор ожидает приема адресного байта. Когда ведомый процессор

распознает свой адрес он должен сбросить бит MPCM и начать прием данных.

РЕГИСТР УПРАВЛЕНИЯ И СОСТОЯНИЯ UART (UСSRB)

| |7 |6 |5 |4 |3 |2 |1 |0 |

|0Ah(2Ah) | | | | | | | | |

| |RXCIE |TXCIE |UDRIE |RXEN |TXEN |CHR9 |RXB8 |TXB8 |

| |R\W |R\W |R\W |R\W |R\W |R\W |R |W |

|Начальное|0 |0 |0 |0 |0 |1 |0 |0 |

|значение | | | | | | | | |

Бит 7 - RXCIE - Разрешение прерывания по окончанию приема. Если этот бит

установлен (1), установка бита RXC в регистре UCSRA приводит к выполнению

прерывания по окончанию приема (при условии что разрешены прерывания).

Бит 6 - TXCIE - Разрешение прерывания по окончанию передачи. Если этот бит

установлен, установка бита TXC в UCSRA приводит к выполнению прерывания по

окончанию передачи (при условии, что прерывания разрешены).

Бит 5 - UDRIE - Прерывание по очистке регистра данных последовательного

порта. Если этот бит установлен, установка бита UDRE в UCSRA приводит к

выполнению прерывания по очистке регистра данных UART (при условии, что

прерывания разрешены).

Бит 4 - RXEN - Разрешение приемника. При установке этого бита разрешается

работа приемника UART. Если приемник выключен, флаги TXC, OR и FE не

устанавливаются. Если эти флаги установлены, сброс RXEN не очищает их.

Бит 3 - TXEN - Разрешение передатчика. При установке этого бита разрешается

работа передатчика UART. При запрещении работы передатчика во время

передачи символа, он продолжает работать пока не будет очищен сдвиговый

регистр и не будет передан символ, помещенный в UDR.

Бит 2 - CHR9 - 9-битовые посылки. Если этот бит установлен, принимаемые и

передаваемые символы имеют длину 9 бит. Для передачи и приема 9-го символа

используются биты RXB8 и TXB8 соответственно. 9-й бит можно использовать

как дополнительный стоповый бит или как признак четности.

Бит 1 - RXB8 - Бит 8 принимаемых данных. Если установлен бит CHR9, сюда

записывается 9-й бит принятых данных.

Бит 0 - TXB8 - Бит 8 передаваемых данных. Если установлен бит CHR9, отсюда

берется 9-й бит передаваемых данных.

ГЕНЕРАТОР СКОРОСТИ ПЕРЕДАЧИ

Генератор скорости передачи это делитель частоты, который генерирует

скорости в соответствии с нижеприведенным выражением:

BAUD = Fck / (16*(UBRR+1))

здесь BAUD - скорость передачи (бод)

Fck - частота тактового генератора процессора

UBRR - содержимое регистров UBRRH и UBRR (0...4095)

В следующей таблице приведены значения регистра UBRR и процентное

отклонение от стандартной скорости передачи для стандартных частот

кварцевых генераторов.

Таблица.18

|Скор.|1.000|Ош. |Скор.|1.8432|Ош. |Скор.|2.000|Ош. |

|, |0 |% |, | |% |, |0 |% |

|бод |MHz | |бод |MHz | |бод |MHz | |

|2400 |25 |0.2 |2400 |47 |0 |2400 |51 |0.2 |

|4800 |12 |0.2 |4800 |23 |0 |4800 |25 |0.2 |

|9600 |6 |7.5 |9600 |11 |0 |9600 |12 |0.2 |

|14400|3 |7.8 |14400|7 |0 |14400|8 |3.7 |

| |2 |7.8 | |5 |0 | |6 |7.5 |

|19200|1 |7.8 |19200|3 |0 |19200|3 |7.8 |

| |1 |22.9| |2 |0 | |2 |7.8 |

|28800|0 | |28800|1 |0 |28800|1 |7.8 |

| |0 |7.8 | |1 |33.0| |1 |22.9 |

|38400|0 |22.9|38400|0 | |38400|0 |7.8 |

| | | | | |0 | | | |

|57600| |84.3|57600| | |57600| | |

| | | | | | | | | |

|76800| | |76800| | |76800| | |

| | | | | | | | | |

|11520| | |11520| | |11520| | |

|0 | | |0 | | |0 | | |

|Скор.|3.276|Ош. |Скор.|3.6864|Ош. |Скор.|4.000|Ош. |

|, |8 |% |, | |% |, |0 |% |

|бод |MHz | |бод |MHz | |бод |MHz | |

|2400 |84 |0.4 |2400 |95 |0.0 |2400 |103 |0.2 |

|4800 |42 |0.8 |4800 |47 |0.0 |4800 |51 |0.2 |

|9600 |20 |1.6 |9600 |23 |0.0 |9600 |25 |0.2 |

|14400|13 |1.6 |14400|15 |0.0 |14400|16 |2.1 |

| |10 |3.1 | |11 |0.0 | |12 |0.2 |

|19200|6 |1.6 |19200|7 |0.0 |19200|8 |3.7 |

| |4 |6.3 | |5 |0.0 | |6 |7.5 |

|28800|3 |12.5|28800|3 |0.0 |28800|3 |7.8 |

| |2 | | |2 |0.0 | |2 |7.8 |

|38400|1 |12.5|38400|1 |0.0 |38400|1 |7.8 |

| | | | | | | | | |

|57600| |12.5|57600| | |57600| | |

| | | | | | | | | |

|76800| | |76800| | |76800| | |

| | | | | | | | | |

|11520| | |11520| | |11520| | |

|0 | | |0 | | |0 | | |

|Скор.|7.372|Ош. |Скор.|8.0000|Ош. |Скор.|9.216|Ош. |

|, |8 |% |, | |% |, |0 |% |

|бод |MHz | |бод |MHz | |бод |MHz | |

|2400 |191 |0.0 |2400 |207 |0.2 |2400 |239 |0.0 |

|4800 |95 |0.0 |4800 |103 |0.2 |4800 |119 |0.0 |

|9600 |47 |0.0 |9600 |51 |0.2 |9600 |59 |0.0 |

|14400|31 |0.0 |14400|34 |0.8 |14400|39 |0.0 |

| |23 |0.0 | |25 |0.2 | |29 |0.0 |

|19200|15 |0.0 |19200|16 |2.1 |19200|19 |0.0 |

| |11 |0.0 | |12 |0.2 | |14 |0.0 |

|28800|7 |0.0 |28800|8 |3.7 |28800|9 |0.0 |

| |5 |0.0 | |6 |7.5 | |7 |6.7 |

|38400|3 |0.0 |38400|3 |7.8 |38400|4 |0.0 |

| | | | | | | | | |

|57600| | |57600| | |57600| | |

| | | | | | | | | |

|76800| | |76800| | |76800| | |

| | | | | | | | | |

|11520| | |11520| | |11520| | |

|0 | | |0 | | |0 | | |

РЕГИСТР СКОРОСТИ ПЕРЕДАЧИ (UBRR)

UBRRHI

| |7 |6 |5 |4 |3 |2 |1 |0 |

|03h(23h) | | | | | | | | |

| | | | | |MSB |- |- |- |

| |R |R |R |R |R\W |R\W |R\W |R\W |

|Начальное|0 |0 |0 |0 |0 |0 |0 |0 |

|значение | | | | | | | | |

UBRR

| |7 |6 |5 |4 |3 |2 |1 |0 |

|09h(29h) | | | | | | | | |

| | | | | | | | |LSB |

| |R\W |R\W |R\W |R\W |R\W |R\W |R\W |R\W |

|Начальное|0 |0 |0 |0 |0 |0 |0 |0 |

|значение | | | | | | | | |

Это 12-разрядный регистр, который задает скорость передачи

последовательного порта в соответствии с выражением приведенным выше. В

регистре UBRRHI хранятся 4 старших бита, в UBRR - 8 младших бит.

АНАЛОГОВЫЙ КОМПАРАТОР

Аналоговый компаратор сравнивает входные напряжение на положительном

входе PD6 (AIN0) и отрицательном входе PD7(AIN1). Когда напряжение на

положительном входе больше напряжения на отрицательном, устанавливается бит

ACO (Analog Comparator Output). Выход аналогового компаратора можно

установить на работу с функцией захвата Таймера/Счетчика1. Кроме того,

компаратор может вызывать свое прерывание. Пользова-

тель может установить установить срабатывание прерывания по нарастающему

или спадающему фронту, или по переключению.

РЕГИСТР УПРАВЛЕНИЯ И СОСТОЯНИЯ АНАЛОГОВОГО КОМПАРАТОРА (ACSR).

ACSR

| |7 |6 |5 |4 |3 |2 |1 |0 |

|08h(28h) | | | | | | | | |

| |ACD |AINBG |ACO |ACI |ACIE |ACIC |ACIS1 |ACIS0 |

| |R\W |R |R |R\W |R\W |R\W |R\W |R\W |

|Начальное|0 |0 |0 |0 |0 |1 |0 |0 |

|значение | | | | | | | | |

Бит 7 - ACD - Запрещение аналогового компаратора. Когда этот бит

установлен, питание от аналогового компаратора отключается. Для отключения

компаратора этот бит можно установить в любое время. Обычно это свойство

используется если критично потребление процессора в холостом режиме и

восстановление работы процессора от аналогового компаратора не требуется.

При изменении бита ACD прерывания от аналогового компаратора должны быть

запрещены сбросом ACIE в регистре ACSR. В противном случае прерывание может

произойти во время изменения бита.

Бит 6 - AINBG - Выбор напряжения сравнения аналогового компаратора. Когда

этот бит установлен, вывод AIN0 подключается к напряжению 1.22 + 0.05В.

Когда бит сброшен возобновляется нормальная работа вывода AIN0.

Бит 5 - ACO - Выход аналогового компаратора. Бит ACO непосредственно

подключен к выходу аналогового компаратора.

Бит 4 - ACI - Флаг прерывания от аналогового компаратора. Этот бит

устанавливается когда переключение выхода компаратора совпадает с режимом

прерывания установленным битами ACIS1 и ACIS0. Программа обработки

прерывания от аналогового компаратора выполняется если установлен бит ACIE

(1) и установлен бит I в регистре состояния. ACI сбрасывается аппаратно при

выполнении соответствующего вектора прерывания. Другой способ очистить ACI

- записать во флаг логическую единицу.

Бит 3 - ACIE - Разрешение прерывания от аналогового компаратора. Когда

установлен этот бит и бит I регистра состояния, прерывания от аналогового

компаратора отрабатываются. Если бит очищен (0), прерывания запрещены.

Бит 2 - ACIC - Захват по выходу аналогового компаратора. Если этот бит

установлен, функция захвата таймера/счетчика1 управляется выходом

аналогового компаратора. При этом выход компаратора подключается

непосредственно к схеме обработки захвата, предоставляя удобные средства

подавления шума и выбора фронта предусмотренные прерыванием захвата по

входу. Когда бит очищен, схема захвата и компаратор разъединены. Чтобы

компаратор мог управлять функцией захвата таймера/счетчика1, должен быть

установлен бит TICIE1 в регистре TIMSK.

Биты 1,0 - ACIS1, ACIS0 - Выбор режима прерывания аналогового компаратора.

Различные установки приведены ниже.

Таблица 19. Установки ACIS1/ACIS0

|ACIS|ACIS|Описание |

|1 |0 | |

|0 |0 |Прерывание от компаратора по переключению |

| | |выхода |

|0 |1 |Зарезервировано |

|1 |0 |Прерывание от компаратора по спадающему |

| | |фронту выхода |

|1 |1 |Прерывание от компаратора по нарастающему |

| | |фронту выхода |

Примечание: При изменении битов ACIS1/ACIS0 прерывания от аналогового

компаратора должны быть запрещены сбросом бита разрешения прерывания в

регистре ACSR. Иначе прерывание может произойти при изменении битов.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Основные характеристики:

- разрешение 10 бит

- точность +- 1/2 младшего разряда

- время преобразования 65-260 uS

- 6 мультиплексирумых входов

- работа с полным размахом напряжения

- непрерывный режим или одиночные преобразования

- прерывание по завершению преобразования

- подавление шума в режиме Sleep

AT90S2333/4433 имеют 10-разрядный АЦП последовательного приближения. АЦП

подключен к выходу шестивходового мультиплексора. Мультиплексор позволяет

подключать на вход АЦП любой из входов порта C. В состав АЦП входит

усилитель выборки-хранения, который позволяет сохранять на входе АЦП

уровень напряжения постоянный за время преобразования.

АЦП имеет два отдельных вывода питания AVCC и AGND. ФПТВ должен

подключаться к GND, напряжение на AVCC не должно отличаться от VCC более

чем на +-0.3В. Внешнее опорное напряжение должно подаваться на вывод AREF.

Это напряжение должно лежать в пределах AGND-AVCC.

РАБОТА АЦП

АЦП может работать в двух режимах - одиночного преобразования и

непрерывном. В режиме одиночного преобразование каждое преобразование

инициируется пользователем. В непрерывном режиме АЦП производит непрерывную

обработку входного сигнала и обновляет регистр данных АЦП. Переключение

режимов осуществляется битом ADFR в регистре ADCSR. Регистр ADMUX выбирает

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10



© 2003-2013
Рефераты бесплатно, рефераты литература, курсовые работы, реферат, доклады, рефераты медицина, рефераты на тему, сочинения, реферат бесплатно, рефераты авиация, курсовые, рефераты биология, большая бибилиотека рефератов, дипломы, научные работы, рефераты право, рефераты, рефераты скачать, рефераты психология, рефераты математика, рефераты кулинария, рефераты логистика, рефераты анатомия, рефераты маркетинг, рефераты релиния, рефераты социология, рефераты менеджемент.